平2-19840 ⑫ 公 開 特 許 公 報(A)

Sint. Cl. 5 1/136 G 02 F

庁内整理番号 識別記号

個公開 平成2年(1990)1月23日

500 7370-2H A 7514-5F

8624-5F H 01 L 29/78 3 1 1 A *

審査請求 未請求 請求項の数 6 (全11頁)

アクテイブマトリクスパネル製造方法 69発明の名称

> 願 昭63-168853 **②特**

昭63(1988)7月8日 22出

皺 個発 明 者 篃 井

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

俊 久 者 塚 FFI 個発 明

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

睸 英 仍発 明 者 Ш 本

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

東京都千代田区神田駿河台 4丁目 6番地

株式会社日立製作所 の出 願 人

四代 理 人 弁理士 中村 純之助

最終頁に続く

明和中的

1. 発明の名称 アクティブマトリクスパネル製造方法

2.特許請求の範囲

- 1、アクティブマトリクス型の被晶パネルにおい て、基板上に順に堆積した透明準電膜と金属膜 との二層膜を加工することによって、少なくと を同時にパタン形成し、上記稼襲トランジスタ のソース及びドレイン電極を形成する加工時に 同時に、上記画券電極上の金属膜を除去するこ とを特徴とするアクティブマトリクスパネル製 海方法。
- 2. アクティブマトリクス型の被晶パネルにおい て、基根上に順に堆積した透明導電膜と金属膜 との二層膜を加工することによって、少なくと も画素電極と溶膜トランジスタのゲート電極と を飼時にパタン形成し、上記薄膜トランジスタ のソース及びドレイン電極を形成する加工時に

同時に、上記画素電極上の金属膜と、上記薄膜 トランジスタのソース配線の下層側に堆積され た不額物含有非晶質シリコン膜の不要部とを除 去することを特徴とするアクティブマトリクス パネル製造方法。

- 3. アクティブマトリクス型の液晶パネルにおい て、基板上に順に堆積した透明導電膜と金属膜 との二周膜を加工することによって、少なくと も画素電極と溶膜トランジスタのゲート電極と を同時にパタン形成し、上記薄膜トランジスタ のソース及びドレイン復極を形成する加工時に 同時に、上記画素電極上の金属膜と、上記辞膜 トランジスタのソース配線の下層傾に堆積され た不総物含有非晶質シリコン膜の不要部と、さ らに上記不純物含有非品質シリコン膜の下層側 でゲート絶縁膜の上層側に堆積された非温質シ リコン膜の不要部とを除去することを特徴とす るアクティブマトリクスパネル製造方法。
- 4. 請求項1あるいは2あるいは3記収のパネル 製造方法において、前記顕著電極は、その中央

部が透明導電膜で形成されその周辺部が透明導 電膜と金属膜との二層膜で形成されていること を特徴とするアクティブマトリクスパネル製造 方法。

- 5. 請求項3あるいは4記載のパネル製造方法に おいて、前記不純物含有非量費シリコン膜と前 記非量費シリコン膜との間に、シリコンを主成 分とし少なくとも酸素を含む化合物より成る保 護膜を介在させたことを特徴とするアクティブ マトリクスパネル製造方法。
- 6. 請求項1 あるいは2 あるいは3 記観のパネル 製造方法において、前記断済電極とゲート電極 とを同時に形成する加工及び前記ソース・ドレ イン電極を形成する加工が、ホトマスクを用い たホトリソグラフィによる加工であることを特 徴とするアクティブマトリクスパネル製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はアクティブマトリクス型の被晶扱示パ ネルに係り、特に、非晶質シリコン薄膜トランジ

不統物含有半導体、保護膜等が設けられる必要がある。

そこで本発明の目的は、これら各機能部位すべてをより簡単に、より具体的には、少ないホトマスク数により作成可能とすることで工程の短縮化を図り、大量生産した場合の歩留りの向上と、生産性の向上を可能とするアクティブマトリクスパネル製造方法を提供することにある。

(根題を解決するための手段)

上記目的は、一回の加工によって、より多くのの機能部位の各部の加工を行うことにより、連成時間に対象した透明に対象との二層膜を一枚のホトマスクを用いる加工によって、少なくとも関素電極と溶験はいうと記し、カース及びドレクン電極加工時に同時に、上記選集によって、地域加工時に同時に、上記選集

スタによるアクティブマトリクスパネルにおける 量盛時の歩留り向上と生産性向上を図ったもので ある。

〔従来の技術〕

世来のアクティブマトリクスパネルでは、特別 昭60 - 189970号、特開昭63 - 9977号に記載のよう な薄階トランジスタを用いている。

〔発明が解決しようとする課題〕

電極上の金属膜と、上記薄膜トランジスタのソース配線の下層側に堆積された不純物含有非晶質シリコン膜の不要部と、ゲート幾線膜の上層側に堆積された非晶質シリコン膜の不要部とを除去する方法とすることにより、達成される。

(作用)

まず、関素電極と、薄膜トランジスタのゲート 電極とを同時に加工するために、画楽電極用の逸 明準電膜を基板上に堆積し、引き較き、ゲート電 極用の金属膜を堆積し、画楽電極及び走査線、ゲート電極を同時に形成する。上記二層膜を一枚のホトマスクを用いるパタン加工とすれば、これによってホトマスクを一枚減らすことができる。

ル作成工程の終りに近い段階で、確膜トランジスタのソース及びドレイン電優をホトマスクによって加工する時に同時に除去することで、工程場とはならないで、除去される。また、この時に境際トランジスタ形成用にゲート絶縁膜上に堆積された不純物含有非基質シリコン膜や非晶質シリコン膜の不要部の除去も同時に行うことにより、実質的なセルファライン(自己整合)が行われ、ホトマスク数の低減及び工程短縮が達成される。これにより、パネル量厳時の歩密りの向上が実現する。

(実施例)

以下、本発明の実施例を説明する。

実施例 1

第1図(a),(b),(c),(d) は本発明の第1の実施例のプロセスフローを示す断面図、第2図(a) は完成した平面図、第2図(b) はその部分拡大図である。パネルには薄膜トランジスタ部Aと、顕素電極部Bと、付加容量部Cと、配線交叉部Dと、端子部Eとがある。これら各機能部

膜2が形成される。次に第1個(c)に示すよう に、三枚目のホトマスクを用いて半導体104を加 工し、稼渡トランジスタ部Aでは、チャネル長方 向にはゲート電極11の編より広く、チャネル幅方 向にはゲート電極11より短かく残し、また配線交 叉部Dにも残す。さらに、四枚目のホトマスクを 用いて絶縁膜103を加工する。この加工では、走 査線10の一部、端子部E及び国素電優部Bより若 干狭い領域から絶縁腹103を除去する。次に第1 図(d)に示すように、不純物含有半導体106膜、 例えばPを1%含むa-Si膜、をCVD法によ って厚さ50nm堆積し、引き続き上部導電膜 (1) 107、何えばCr膜、をスパッタ法によって厚さ 100nm 堆積し、さらに上部導電膜 (II) 108、例 えばA e 膜、をスパッタ法により厚さ500n m 堆積 し、その後、五枚目のホトマスクを用いるホトエ ッチングによってこれらの三層膜、すなわち、 A g 膜とCr膜とPを含む a - Si膜より成る三層 膜、を加工する。この加工においては、薄膜トラ ンジスタ部Aではドレイン51、ソース52に三層を

を順次形成してゆく。まず、第1図 (a) に示す ように、ガラス基板100上に、透明遊電器101とし て例えばITO(酸化インジウム錫)膜を厚さ 86nm堆積し、その上に下部導電膜102、例えば Cr膜、を厚さ100nm堆積し、これらの二層膜を 一枚のホトマスクを用いて、通常のホトエッチン グプロセスによって加工する。この加工により、 藤膜トランジスタ部Aにおけるゲート電視11(第 2 图)、 画素電極12、 走查線10、 付加容量下部電 獲13を形成する。次に第1関(b)に示すように、 CVD法(化学的気相析出法)によって、絶縁膜 103例えば SiN膜を厚さ300nm、引き続き半導体 104例えば非晶質シリコン (以下a~Siと略す) 膜を厚さ50nm、さらに引き続いて保護膜105例え ばSiN膜を厚さ200nm堆積し、その後、この保 護膜105を、二枚目のホトマスクを用いるホトエ ッチングによって加工する。この加工において、 保護膜105は、薄膜トランジスタ部Aのゲート電 極11の幅より狭くして残し、また配線交叉部Dに も残す、この工程によって、第2回における保護

残し、画楽電値部Bでは、ソース52のコンタクト
部以外の領域から三層を除去後さらに引き続き下
部準電極102をも除去し、付加容量部Cでは、付
加容量上部電極53を残し、走査線10上のコンシタク
トまた、信号線50は残し、定換を見では、外部
とこれが現し、配線子部Bでは、外部
を形成する。さらに偏子のは、外部
を形成する。とに、外部というに加工し、
の後、パッシベーション酸、配向というにが
の後、パッシベーション酸、配向とのディスと
の後、パッシベーション酸、この後のディスト
のではないては、本発明の主旨に関何
にないてはないたから、省略する。本
のではないて、
のではないて、
のではないたから、
のではないたの
のではないた。
のではないたの
のではないたの
のではないたの
のではないたの
のではないたの
のではないたの
のではないたの
のではないた。
のではないたの
にのではないたの
にのでは、
にので

実施例 2

本発明の第2の実施例を第3回、第4回により 説明する。まず、第3回(a)に示すように、ガ ラス基板100上に、透明導電膜101として例えば ITO膜を厚さ80nm堆積し、その上に下部導電 膜102、例えばCr膜、を厚さ100nm堆積し、これ

らの二層膜を一枚のホトマスクを用いて、通常の ホトエッチングプロセスによって加工する。この 加工により、薄膜トランジスタ部Aにおけるゲー 加容量下部電径13を形成する。次に第3図(b) に示すように、CVD法によって、絶縁膜103例 えばSiN膜を厚さ250nm、引き続き半導体104例 えばa-Si膜を厚さ30nm、さらに引き続いて保 護陂105例えばSiN腔を厚さ250nm地積し、その 後、この保護膜105を、二枚目のホトマスクを用 いるホトエッチングによって加工する。この加工 において、保護膜105は、薄膜トランジスタ部A のゲート電径11の幅より狭くして残し、また配線 交叉部Dにも残す。この工程によって、第4回に おける保護膜2が形成される。次に第3図(c) に示すように、三枚目のホトマスクを用いて半導 体104を加工し、半導体104を、篠膜トランジスタ 部Aでは、チャネル長方向にはゲート電便11の幅 より広く。チャネル経方面にはゲート関極11より 短く残し、また配線交叉部Dにも残す。さらに、

四枚目のホトマスクを用いて絶 膜103を加工す る。この加工では、婚子部E及び國素電極部Bよ り若干狭い領域から絶縁腹103を熱去する。次に 第3回(d)に示すように、不純物含有半媒体 106酸、例えばPを0.8%含むa - Si膜、をCV D法によって厚さ40nm堆積し、引き続き上部導 戦膜 (1) 107、例えば Cr膜、をスパッタ 法によ って厚さ80nm堆積し、さらに上部導電膜 (II) 108、例えばAR膜、をスパッタ法により厚さ400 nm堆積し、その後、五枚目のホトマスクを用い るホトエッチングによってこれらの三層腺を加工 する。この加工においては、薄膜トランジスタ部 Aではドレイン51、ソース52に三層膜を残し、耐 表意振部Bでは、ソース52のコンタクト部と付加 容量上部電種53のコンタクト部以外の領域から三 影際を除去後さらに引き焼き下部濃電應102をも 除去し、また付加容量部Cでは付加容量上部電極 53を売し、信号線50は残し、配線交叉部Dでは、 二周配線を形成する。さらに端子部Bでは、外部 接続部分に透明導電数101が現れるように加工し、

第3國(d)及び第4國に示すパネルを得る。本 実施例で用いたホトマスク敷は五枚である。

夹施例 3

Y

本発明の第3の実施例を、先の第1回、第2回 を再び用いて、説明する。まず、第1図(a)に 示すように、ガラス基板100上に、透明導電膜101. 例えばITO膜、を厚さ70nm堆積し、その上に 下部導電膜102、例えばCr膜、を厚さi20nm 堆積 し、これらの二層腹を一枚のホトマスクを用いて、 通常のホトエッチングプロセスによって加工する。 この加工により、薄膜トランジスタ部Aにおける ゲート電極11 (第2関)、資素電便12、走査線10、 付加容量下部電極13を形成する。次に第1図(b) に示すように、CVI法によって、絶縁膜103例 えばSiN腹を厚さ280nm、引き続き半導体104腹 例えばa‐Si腹を厚さ40nm、さらに引き続いて 保護膜105例えばSiN膜を厚さ300nm堆積し、そ の後、この保護護105を、二枚目のホトマスクを 用いるホトエッチングによって加工する。この加 工において、保護膜105は、薄膜トランジスタ部

Aのゲート電極11の幅より狭くして残し、また配 線交叉部 D にも残す。この工程によって、第2回 における保護膜2が形成される。さらに、三枚目 のホトマスクを用いて絶縁膜103を加工する。こ の加てでは、北安線10の一部、端子部尺及び軽素 電極部Bより若干狭い領域から絶縁膜103を除去 する。次に第1図(c)に示すように、四枚目の ホトマスクを用いて半導体104を加工し、この加 工により半導体104を、稼費トランジスタ部Aで は、チャネル長方向にはゲート電径11の幅より広 く、チャネル幅方向にはゲート電径11より短く残 し、また配線交叉部Dにも残す。次に第1回(d) に示すように、不純物含有半導体106膜、例えば Pを0.6%含むa-Si腹、をCVD法によって原 さ50nm 堆積し、引き続き上部導電膜(1)107、 例えばCr膜、をスパッタ法により厚さ70nm 堆積 し、さらに上部導電膜(II) 108、例えばA 4 膜、 をスパッタ法により350nm地積し、その後、五枚 目のホトマスクを用いてこれらの三層膜をホトエ ッチング加工する。この加工において、常膜トラ

実施例 4

V

本発明の第4の実施例を第5回、第6回により 説明する。まず、第5回(a)に示すように、ガラス基板100上に、透明導電膜101、例えばITO 膜、を厚さ100nm堆積し、その上に下部導電膜 102、例えばCr膜、を厚さ60nm堆積し、これら の二層膜を一枚のホトマスクを用いて、通常のホ

び菌素電極部Bより若干狭い領域から絶線膜103 を除去する。次に第5図(d)に示すように、不 統物含有半導体106膜。例えばPを1%含む a ~ Si腹、をCVD法によって厚さ50nm地積してか ら五枚目のホトマスクを用いて不純物含有半導体 106膜をエッチング加工する。この加工では、不 雑物含有半導体106膜が、薄膜トランジスタ部A のソース及びドレイン電極パターンより小さくな るようにし、しかも、a - Siの半導体膜104の段 遵部及び保護膜105の一部を覆うようにする。次 に、上部導電膜(I)107、何えばCr膜、をスパ ッタ法によって厚さ60nm堆積し、さらに上部導 電膜 (B) 108、例えば A 4 膜、をスパッタ法に よって厚さ500nm 堆積した後、これらの二階膜を 六枚目のホトマスクを用いてエッチング加工する. この加工において、薄膜トランジスタ部Aでは、 ドレイン51、ソース52に二層を残し、國素電機部 Bでは、ソース52及び付加容量部Cのコンタクト 以外の領域から二層を除き、さらに引き続き下部 導電膜102をも除去し、また付加容量部Cでは、

トエッチングプロセスによつて加工する。この加 工により、薄膜トランジスタ都Aにおけるゲート 電攝11 (第6図)、 西壽電極12、走壺線10、付加 容量下部電極13を形成する。次に第5回(b)に 示すように、CVD法によって、絶歉膜103例え ばSiN膜を厚さ350nm、引き続き半導体104膜例 えばa‐Si膜を厚さ60nm、さらに引き続いて保 護膜105例えばSIN膜を厚さ300nm堆積し、その 後、この保護膜105を、二枚目のホトマスクを用 いてエッチング加工する。この加工において、保 護賊105は、薄膜トランジスタ部Aのゲート電源 11の幅より狭くして残し、また配線交叉部りにも 残す。この工程によつて、第6図における保護膜 2が形成される。 次に第5週 (c) に示すように、 三枚目のホトマスクを用いて半導体104を加工し、 糠醛トランジスタ部Aでは、チャネル長方向には ゲート電極11の幅より広く、チャネル幅方向には ゲート電便11より短く残し、また配線交叉部Dに も残す。さらに、四枚目のホトマスクを用いて絶 練膜103を加工する。この加工では、端子部E及

付加容量上部電便53を残し、また信号線50は残し、配線交叉部Dでは、二層配線を形成する。さらに 端子部Eでは、外部接続部分に透明導電膜101が 現れるように加工し、第5回(d)及び第6回に 示すパネルを得る。本実施例で用いたホトマスク 数は六枚である。

実施例 5

本発明の第5の実施例を第7回、第8回により説明する。まず、第7回(a)に示すように、ガラス基板100上に、透明準電膜101、例えばITO膜、を厚さ60nm堆積し、その上に下部準定膜102、例えばCr膜、を厚さ80nm堆積し、これらの二層膜を一枚のホトマスクを用いて、通常のホトエッチングプロセスによって加工する。この加工により、滞膜トランジスタ都Aにおけるゲート電極11(第8回)、週素電極12、走査繰10、付加容量下部電極13を形成する。次に第7回(b)に示すように、CVD法によって、絶縁酸103、例えばSiN膜、を厚さ250nm、引き続き半導体104膜、例えばa-Si膜、を厚さ20nm、さらに引き続い

て保護膜105、例えばSiN膜、を厚さ20nm堆積 し、その後、この保護膜105を、二枚目のホトマ スクを用いてエッチング加工する。この加工にお いて、保護隊105は、溶膜トランジスタ部Aのゲ ート電極11の幅より狭くして残し、また配線交叉 部Dにも残す。この工程によって、第8図におけ る保護膜2が形成される。次に第7図(c) に示 すように、三枚目のホトマスクを用いて半導体 104課及び結構膜103を加工する。この加工では、 半導体104膜と絶縁膜103を、端子部E及び画素電 横部Bより若干狭い領域から除去する。次に、第 7园(d)に示すように、不頼物含有半導体106 膜、例えばPを1%含むa-Si膜、をCVD法 によって厚さ50nm 堆積し、さらに上部導電膜 (I) 108、例えばA 2 膜、をスパッタ法により厚 さ300nm堆積し、その後、これらの二層膜を四枚 目のホトマスクを用いてエッチング加工する。こ の加工においては、辞膜トランジスタ部Aではド レイン51、ソース52を残し、菌素電極部Bでは、 ソース52及び付加容量部Cのコンタクト部以外の

領域の二層を除去し、付加容量部Cでは、付加容量上部電極53を残し、また、信号線50は残し、記線交叉部Dでは、二層配線を形成する。上部準護(II)108と不統物含有半導体106膜との二層膜の加工が終った後、引き続き半導体104膜を加工し、さらに画楽電極部B及び端子部E上の下部導電膜102を除去することによって、第7回(d)及び第8回に示すパネルを得る。本実施例で用いるホトマスク数は四枚である。

以上説明した第1~第5の実施例では、下部導電機102にCr膜を、上部導電機(1)107(ただし、第5の実施例では上部導電機(1)107を形成しない)にCr膜を、また上部導電機(II)108にAA膜を用いるとして説明したが、これら材料は本発明を特に限定するものではない。また、上部導電機(I)107の有無、付加容量の接続方法、すなわち付加容量上部電極53を、面楽電極I2と接続するか、走査線10と接続するか等も本発明を制限するものではなく、自由に選択することができる。また半導体104膜のパタンはゲート電極11の

幅より狭くすることも可能である。

突施例 6

ij

本発明の第6の実施例を、先に示した第3回、 第4回を用いて説明する。まず、第3図(a)に 示すように、ガラス基板100上に、遊明導電膜101、 例えばITO膜、を厚さ80nm堆積し、その上に 下部導電膜102、例えばCr膜、を厚さ100nm堆積 し、これらの二層膜を一枚のホトマスクを用いて、 通常の水トエッチングプロセスによって加工する。 この加工により、存襲トランジスタ部Aにおける ゲート電極11 (第4回)、面景電極12、付加容量 下部電極13を形成する。次に第3四(b) に示す ように、CVD法によつて、絶縁膜103、例えば SiN膜、を厚さ300nm、引き続き半導体104膜、 例えばa~S1膜を厚さ200nm 堆積し、さらに引 き続いて、保護膜105を堆積する。保護膜105とし ては、例えば (1) SiH, とNH, とO, とを主成 分とするCVD法によってSix O y N z (X, Y, Zの値はCVD条件によって変化する)を増 徴する、(2) Six N v (X, Yの値はCVD

条件によって変化する)を堆積し、その上にさら にSiH.とO.を主成分としてSix O v を堆積 し、二層膜とする、(3) CVD法によって Six O y を堆積する、(4) Six N y 脳を 堆積後、減圧酸素雰囲気中で放電処理する、等の いずれかを用いて形成する。堆積した保護膜105 を、二枚目のホトマスクを用いてエッチング加工 する。この加工において、保護膜105は、薄膜ト ランジスタ部Aのゲート電極11の幅より狭くして 残し、また配線交叉部口にも残す。この工程によ って、第4図における保護膜2が形成される。次 に第3回(c)に示すように、三枚目のホトマス クを用いて半導体104を加工し、薄膜トランジス タ部Aでは、チャネル長方向にはゲート電極[10の 幅より広く、チャネル幅方向にはゲート電極11よ り短く残し、また配線交叉部Dにも残す。さらに、 四枚目のホトマスクを用いて絶縁膜103を加工す る。この加工では、菓子部E及び画素電極部Bよ り若干狭い領域から絶縁膜103を除去する。次に 第3回(d)に示すように、不頼物含有半導体

106膜、例えばPを1%含むa - Si瞑、をCVD 法によって厚さ50nm堆積し、引き続き上部導電 饃 (I) 107、例えば C r 膜、をスパッタ法によっ て厚さ100nm堆積し、さらに上部導電膜(Ⅱ) 108、例えばAl膜、をスパッタ法により厚さ500 nm堆積し、その後、これらの三層膜を五枚目の ホトマスクを用いてエッチング加工する。この加 工においては、薄膜トランジスタ部Aではドレイ ン51、ソース52に三層を残し、商業電極部Bでは、 ソース52のコンタクト部以外の領域から三層を除 去後さらに引き続き下部導電騰102をも除去し、 付加容量部Cでは、付加容量上部電極53を残す。 また、信号線50は歿し、配線交叉部Dでは、二層 配線を形成する。さらに端子部Eでは、外部接続 部分に透明導電膜101が現れるように加工する。 ここで、不頼物含有半導体106を例えばフレオン 系ガスで加工する際に、先に説明した実施例では 保護膜105が少なからず減少するが、本実施例で の保護膜105には、 Siと酸素との化合物が含まれ ていて、フレオン系ガスに対する耐性が充分にあ

さ350nm堆積し、その後、この保護膜105を、二 枚目のホトマスクを用いてエッチング加工する。 この加工において、保護膜105は、薄膜トランジ スタ部Aのゲート電極11の幅より狭くして残し、 また監線交叉部Dにも残す。この工程によって、 第10回における保護膜2が形成される。次に第9 図 (c) に示すように、三枚目のホトマスクを用 いて絶縁瞭103を加工する。この加工では、塊子 部E及び画楽電極部Bより若干狭い領域から絶縁 膜103を除去する。次に、不純物含有半導体106膜、 例えばPを1%含むa‐Si腹、をCVD法によ って厚さ50nm堆積し、その後、四枚目のホトマ スクを用いて、不純物含有半導体106度を、ソー ス、ドレイン電極より小さく、保護瞭105の中央 部を除くように加工し、さらに引き続いて半導体 104膜を加工する。次に第8図(d)に示すよう に、上部導電膜 (I) 107、例えば Cr膜、をスパ ッタ法により厚さ60nm堆積し、さらに上部導電 膜 (II) 108、例えばAg膜、をスパッタ独によ り厚さ500nm堆積し、その後、これらの二層膜を

ることから、保護膜105をほとんど減少させることなく不純物含有半導体106を加工することができる。このようにして、第3図(d)及び第4図に示したアクティブマトリクスパネルを将る。本実施例で用いたホトマスク数は五枚である。

実施例 7

本発明の第7の実施例を第9図、第10図により 説明する。まず、第9図(a)に示すように、ガ ラス基版100上に、透明導電膜101、例えばITO 膜、を厚さ80nm地積し、その上に下部導電談102、 例えばCr膜、を厚さ100nm地積し、これらの二 の表にでは、を厚さ100nm地積し、これらの二 の表になってが上で、過常のホトエ ッチングプロセスによって加工する。この加工に より、薄膜トランジスタ部Aにおけるゲート電極 11(第10図)、画素電極12、走査線10、付加容量 下部電極13を形成する。次に第9図(b)に示す ように、CVD法によって、絶縁膜103、例えば SiN膜、を厚さ300nm、引き続き半導体104膜、 例えばa - Si膜、を厚さ50nm。 さらに引き続い で保護膜105、例えばSix O y N z 膜、を厚

五枚目のホトマスクを用いてエッチング加工する。この加工においては、存職トランジスタ部Aではドレイン51、ソース52に二層を残し、画素電極部では、ソース52のコンタクト部以外の領域から二層を除去した引き続き下部導電膜102をも除去し、付加容量部Cでは付加容量上部電極53を残し、電線を受ける。さらに端子部Eでは、外部接続部分に透明導電膜101が現れるように加工する。これにより、第9図(d)及び第10図に示すパネルを得る。本実施例で用いたホトマスク数は五枚である。

以上説明した各実施例によれば、ホトマスクの牧数が低減されることからパネル加工の簡易化が遠成されると共に、画素電極用の適明導電膜上に形成されたゲート電極用金属膜が、ソース及びドレイン電極加工の最終工程時に同時に除去される方法であることから、この金属膜が途中工程における透明導電膜の保護の役目をするという利点があり、また画素電極の周辺に不透明部分が残され

ることから、国素周辺での液晶の不安定部分が進光され、画像信号に見合った透過率が函素内で一様に達成されるという効果もある。さらに、第6及び第7の実施例によれば、チャネル部の上部の一部分において、ゲート絶縁膜103上に堆積される。a - Siから成る半導体膜104と、この半導体膜104とソース及びドレイン電極とのコンタクトをとるために堆積される不純物含有半導体膜106との層間に、Siと酸素との化合物を含む保護膜105を形成する方式であることから、不純物含有半導体膜加工時にフレオン系ガスに対する耐性を高いものとすることができる利点がある。

(発明の効果)

符号の説明

以上説明したように、本発明によれば、四枚から六枚と少ないホトマスク使用枚数によって、 稼 膜トランジスタ都、 画楽電極部、 付加容量部、 配 線交叉部、 端子部等、 液晶ディスプレイパネルに 必要な各機能部を形成できる。 すなわち、 まず透 明導電調と金属膜との二層膜構造とし、 これを一 枚のホトマスクによる加工で、 ゲート電極、 画楽

(d) はそれぞれ本発明の他の実施例のプロセスフローを示す断面図、第4図、第6図、第8図、第10回はそれぞれ第3図 (d)、第5図 (d)、第7図 (d)、第9図 (d) における平面図である。

2…保護膜	3…非晶質半導体

4…コンタクトホール 10…走査線

11…ゲート電極 12… 図景電極

13…付加容量下部電極 50…信号標

51…ドレイン 52…ソース

53…付加容量上部電極 100… 基板

101…透明導電膜 102…下部導電膜

103… 終機器 104… 半導体


105…保護膜 106…不純物含有半導体

107…上部導電膜(I) 108…上部導電膜(I)


代理人弁理士 中村 純之助

4. 図面の簡単な説明

第1図 (a), (b), (c), (d) は本発明の一 実施例のプロセスフローを示す断面図、第2図 (a) は第1図 (d) における平面図、(b) はそ の部分拡大図、第3図 (a), (b), (c), (d)、 第5図 (a), (b), (c), (d)、第7図 (a), (b), (c), (d)、第9図 (a), (b), (c),



第 1 図



2---保護膜 3---非晶質半導体 50---培号線 51---ドレイン


4--- コンタフトホール 10--- 定意線 52--- ソース 53--- 付加容量上部電極 A---淳原1ウンジススト

11---ゲート 電極 12--- 画素 電極 13--- 付加容量を卸電極

B…后来爱拉和 C…付加容量却 O…配線交列

(a)

第 2 図



2---保護展 3---非品質半等体 4---コンタフトホール


13---付加容量下却電極 50---他号線

4…コンタファホ 10…元重線 11…ピート帝な 51--- FL42 52--- 7-2

11---アート電極 12---画家電程 53---付加容置上部會投

(b)

第 2 図




100---基板 101---连明導電膜 107---上部導電機(I) 108---上部導電膜(I)

102---下部導電模 103---把條模 104---#準体 A…洋膜トランタスタ科 B…画景電技術

104---半導体 105---保護模 105---不終物合有半導体 C--- 何加喜量却 D--- 配検交却 E--- 場子却

第 3 図




2---保護機 3---非品質中募体 4---コンタフトホール (0---安全/根 50---信号線 51--- ドレイン 52--- ソース 53--- 付加容量上部電極

11--- 左44 11--- 左4 12--- 西京宣播 13--- 打加容量下卸電径

A…薄膜トラニンスタ部 B…為素電接部 C…付加容量部

D…配線交叉4p


第4図



107---上部導電膜(I) 108---上部導電膜(I) A ---浮膜トランジステキp B --- 画楽電話部 C --- 付加容量部

105---保護項 D---配牌交叉的 106---不此物容有半導体 E--->等子和

第 5 図



2---保護順 3---非品質を導体 4---コンタクトホール


50… 信号線 51… ドレイン 52·-- ソー² 53·-- 付加容量上却電極

10---走直線 11---ゲート電極 12---画素重極 13---付加容量下卸電径


A--- 溝腰トランジスタ却 B--- 画東電極部 C---- 付加各量却

D---配牌文/和


第 6 図



第 7 図



第 8 図



₿ 10. 10-Œ 13 50---倍号線 2---保護膜 3---非品質半単体 51--- ドレイン 52---ソース 4---コンタクトホール 53---何加容量上部曾经 10---走直線 A---溥優トランジスタ部 11---ゲート電極 B---西原電播却 C---打加容量却 12---画素電極 13---付加容量下部重社 D---配線文科

第 9 図

第 10 図

第1頁の続き ⑥Int.Cl.。 H 01 L 29/784			識別記号		广内整理番号			
個発	明	者	Ħ	中	靖	夫	東京都国分寺市東恋ケ運1丁目280番地 作所中央研究所内	株式会社日立製
個発	明	者	松	丸	治	男	東京都国分寺市東恋ケ選1丁目280番地 作所中央研究所内	株式会社日立製